Problema de memoria extraño en ISSUE 3B [se repite ahora en un ISSUE 3]

[wilco2009]

De todas formas, con lo que dices wilco, no deberian de funcionar los juegos del IF2 o hacerlo mal y no es el caso, no se, pero la verdad es que esta averia parece bastante rara.

Sí que funcionarían en el caso de un corto entre A14 y A15, ya que cualquier acceso a RAM sería con A14=A15=1, con lo que no interferiria la ROM.

[flopping]

De todas formas, con lo que dices wilco, no deberian de funcionar los juegos del IF2 o hacerlo mal y no es el caso, no se, pero la verdad es que esta averia parece bastante rara.

Sí que funcionarían en el caso de un corto entre A14 y A15, ya que cualquier acceso a RAM sería con A14=A15=1, con lo que no interferiria la ROM.

Bueno, en ese caso si, y ademas es facil de comprobar, con un polimetro podemos medirlo y ver si estan siempre a 1 o varian en algunos momentos, asi vamos descartando cosas.

[wilco2009]

De todas formas, con lo que dices wilco, no deberian de funcionar los juegos del IF2 o hacerlo mal y no es el caso, no se, pero la verdad es que esta averia parece bastante rara.

Sí que funcionarían en el caso de un corto entre A14 y A15, ya que cualquier acceso a RAM sería con A14=A15=1, con lo que no interferiria la ROM.

Bueno, en ese caso si, y ademas es facil de comprobar, con un polimetro podemos medirlo y ver si estan siempre a 1 o varian en algunos momentos, asi vamos descartando cosas.

No sería siempre 1, ya que los accesos a la ROM pondrían esas dos líneas a 0. Serían 1 en cualquier acceso a RAM.
Creo que la mejor forma de comprobarlo es comprobar si hay continuidad (o medir resistencia por si no fuera un corto total) entre los pines 3 y 5 del Z80.

[wilco2009]

Otra posibilidad que se me ha ocurrido es que la ULA esté mal y siempre esté activando las señales CAS y RAS de acceso a la RAM baja, independientemente del valor de A15. En ese caso tampoco se interferiría con la ROM.
También podría ser que estuviera cortada la línea A15 que llega a la ULA (patilla 27). Habría que ver continuidad entre la patilla 27 de la ULA y la patilla 5 del Z80.

[flopping]

La ULA esta bien, ya que la ha comprobado, y la linea A14 y A15 deben de estar correctas tambien, ya que la memoria baja funciona bien y la alta tambien hasta la posicion 65335 en la que empiezan a fallar posiones de memorias, que no todas, por lo que A14 y A15 han pasado a 0 y a 1 muchas veces para direccionar bien la memoria y yo creo que lo que falla en algun bit de los multiplexores, por eso creo que IC25 y/o IC26 deben de estar mal, pero como digo, con estas cosas nunca se sabe, ya que a veces la logica usada no es la correcta o a mismo problema, pueden haber diferentes y/o varias causas.

[wilco2009]

Si fallaran los multiplexores no se estaría escribiendo en la zona baja en lugar de la alta o viceversa, ya que la habilitación de la memoria (señales CAS y RAS) está a cargo de unos chips diferentes (la ULA para la memoria baja e IC23 y 24 para la alta).

Por otro lado la ULA puede fallar parcialmente la decodificación de las líneas A14 y A15 y aparentar que funciona bien la memoria baja cuando realmente está accediendo a otra zona de memoria. ¿Qué es lo que hizo para comprobar la ULA que no lo veo en el post?

A15 pasa una sola vez de 0 a 1 a partir de la posición 32768 y hasta la 65535, y A14 pasa 2 veces, en los rangos 16384..32767 y 49152..65535. Pero el problema no es que pasen de 0 a 1 a ojos del procesador, sino a ojos de la memoria.
El procesador puede creer que han pasado de 0 a 1 y la memoria no enterarse.

Yo lo que digo es que realmente estamos accediendo simultáneamente a la memoria baja y a la alta, con lo que todo aparenta ir normal, hasta que llegas a la dirección de las variables del sistema. De hecho la dirección que salia cuando cdvazquez ha ejecutado el programa quedaría según mi teoría en la zona de variables del sistema.

Para salir de dudas teclea lo siguiente:

10 FOR N = 0 to 10
20 POKE 40407, N
30 PRINT PEEK 24023
40 NEXT N

50 FOR N = 0 to 10
60 POKE 24023, N
70 PRINT PEEK 40407
80 NEXT N

[cdvazquez]

Hace un rato medí lo de las patas:

- Entre 3 y 5 del Z80 hay resistencia infinita.
- Entre la pata 27 de la ULA y la 5 del Z80 hay 20K de resistencia.

A ver si pruebo más cosas de las que comentáis... la ULA la probé en otro Spectrum ISSUE 3 que tengo y lancé el test de memoria y todo dio normal (otra cosa es que se haya fastidiado de quitar y poner... claro).

He ejecutado tu programilla, Wilco, y en la primera ejecución aparece:

0
0
...
0
10
10
...
10

10 0s y luego 10 10s

Al ejecutarlo una segunda vez... muestra todos 10s.

Hasta donde yo entiendo... está comportándose correctamente, ¿no?

[wilco2009]

- Entre la pata 27 de la ULA y la 5 del Z80 hay 20K de resistencia.

Pues eso parece una pista cortada,

Según el esquema debería darte 0 ohmios. Pon un cablecillo uniendo ambas patillas a ver si se soluciona todo.

Solo tengo una duda, en el esquema del Issue 3 y del Issue 4 figura A15 en la patilla 27, sin embargo en el esquema del Issue 2 figura en la patilla 37. Todo sea que haya un error en el esquema.

Mide resistencia de la patilla 5 del Z80 con la patilla 37.

[cdvazquez]

La pata 27 de la ULA soy capaz de seguirla hasta la pata 2 de IC10 y da continuidad.

Entre 5 y 37 del Z80 me da infinito.

La 5 del Z80 y la 37 de la ULA dan continuidad... es esa Wilco!

[EDITO] Por cierto... arriba edité y añadí el resultado de tu programilla, por si no te fijaste.

Gracias.

[wilco2009]

Pues entonces el esquema de la issue 2 esta bien y el de la 3 mal. Casi hubiera preferido que fuera al revés.
Por ahí no hay ningún error. Habrá que buscar otra cosa.