Recuperando un Northstar Advantage 8/16

[flopping]

Como te ha comentado kyp, ¿por que tiene que ser el micro el que gobierne la activacion de /WR de la memoria de video?, puede ser cualquier otro chip dedicado a ello, o puede ser el micro a traves de algo de electronica de apoyo, no siempre es el micro el que controla todas las señales del ordenador y sus perifericos, ahi tenemos al amiga, en donde cada chip se encarga de una cosa, sonido, video, puertos, etc...liberando al micro de toda esa faena.

[overCLK]

Como te ha comentado kyp, ¿por que tiene que ser el micro el que gobierne la activacion de /WR de la memoria de video?, puede ser cualquier otro chip dedicado a ello, o puede ser el micro a traves de algo de electronica de apoyo, no siempre es el micro el que controla todas las señales del ordenador y sus perifericos, ahi tenemos al amiga, en donde cada chip se encarga de una cosa, sonido, video, puertos, etc...liberando al micro de toda esa faena.

No, si no quiero decir que sea el Z80 directamente. Pero el síntoma parece ser que cuando el Z80 quiere escribir, no se habilita WR en la RAM de video. De alguna manera se tiene que propagar esa escritura a la RAM de video, y probablemente ahí esté la clave del problema. Supongo que en los esquemas está todo, pero claro, hay que entenderlos.

Y muchas gracias por tu tiempo e ideas, flopping.

[flopping]

Ok, la interpretacion de los esquemas , aun sabiendolos interpretar a veces es compleja, igual tienes que empezar a poner unos y ceros en el esquema, para ir aclarandote y ver por donde pasan las señales y/o como se generan unas a partir de otras.

[Kyp]

Es posible que nunca se llegue a usar la señal /WR de la CPU. Aunque la forma correcta de acceder a la memoria es usar /MREQ + /RD para leer y /MREQ + /WR para escribir, no sería el primero que usa la inversa de /RD como señal de escritura. Si no recuerdo mal, precisamente el Specturm+ de Inves lo hace.

[dandare]

Por lo que he entendido, overCLK está midiendo la señal WR a la entrada de la memoria, por lo que, independientemente de qué mecanismo se use para generar esa señal, parece que se pierde en algún sitio.

[overCLK]

Por lo que he entendido, overCLK está midiendo la señal WR a la entrada de la memoria, por lo que, independientemente de qué mecanismo se use para generar esa señal, parece que se pierde en algún sitio.

Eso es, tal como dice Dandare. Lo de medir conectividad con las señales de la CPU fue sólo curiosidad (es lo que pasa cuando se tiene el polímetro en la mano, que tiene uno que medir lo que sea y que algunos disgustos me ha ocasionado ya ).

Bueno, creo que estará bien recapitular, porque creo que esta vez sí que he encontrado una cosilla que tiene que estar mal:

- El arranque se repite una y otra vez. Desensamblando la ROM de arranque y capturando el bus de direcciones para ver como evoluciona la CPU, llegamos a que el problema aparece cuando se intenta volver a una dirección apuntada en una posición de la RAM de video. Esta posición, en lugar de contener la dirección de retorno, contiene siempre el valor 0x0909.
- Podría ser un problema de la RAM (parece que son estos chips de RAM parecidos o compatibles con los de memoria baja del Spectrum, con tres tensiones y bastante delicados), pero como no estaba seguro, decidí comprobar un poco más.
- Midiendo con el osciloscopio vemos que la señal /WE en los chips de RAM de video siempre está deshabilitada. Esto significa que independientemente de que los chips de RAM funcionen o no, esa dirección de retorno no se ha podido escribir correctamente. Queda por ver el circuito que genera la señal de WE para los chips de RAM de vídeo.
- La señal es la salida de una puerta NAND a cuya entrada tenemos /RD (del Z80) y la salida negada (/Q) de un flip-flop 74S74N. Este flip-flop tiene una señal de reloj un poco fea (mucho nivel de contínua y una oscilación bastante "cutre", pero que tampoco sabemos si será suficiente para disparar la lógica del flip-flop). Lo que es notorio en este punto es que la entrada de datos de este flip-flop siempre está a nivel alto, y esto, con PRESET y RESET deshabilitados, es mala receta para conseguir una salida negada que sea diferente de cero. Sólo tendremos WE en los chips de RAM de video con /RD a nivel lógico uno (deshabilitada) y la salida negada del flip-flop a uno.
- Seguimos retrocediendo y vemos en los esquemas que la entrada de datos al flip-flop se consigue mediante el OR de dos señales, que se llaman en el esquema /Z80DISREQ (presumiblemente de Z80 Display Request) y /ENZ80". Midiendo con el osciloscopio vemos que mientras que Z80DISREQ siempre está a nivel alto, /ENZ80 si que tiene unos pulsos a nivel bajo. Sigamos /Z80DISREQ.
- /Z80DISREQ es la salida de otro LS74 (lleva muchos de estos la placa) que tiene la entrada de datos a masa y el reloj conectado a la salida negada de otro LS74. Este segundo LS74 es el que se conecta a la parte de los registros que controlan el mapeo de memoria y su entrada de datos es un OR entre /MREQ (del Z80) y uno de los bits de los registros de control de mapeo. Hemos llegado por fin al meollo: la salida de este flip-flop depende de que la CPU haga un intento de acceso a memoria y de que esa memoria sea la memoria de video. Enganchamos el analizador a este flip-flop (en la posición 7D de la placa base y que se ve en el esquema que adjunto más abajo (coordenadas B + 0.5, 6) y vemos lo siguiente:



La señal de reloj es la de 4Mhz de la CPU, vemos como /CLR y /PRE están deshabilitadas y la entrada de datos se pone a nivel bajo, pero las salidas no varían. Así que yo diría que al menos este flip-flop está mal.

Así que creo que lo primero, antes de tocar la RAM de vídeo, será cambiar este flip-flop y a ver si suena la flauta.

Pongo el esquema con el procesador central y el flip-flop implicado por si tenéis curiosidad.

[dandare]

Te estás haciendo un experto en este equipo. Coincido con tu análisis.
Has comprobado la salida de los registros status e IO control?

Ánimo!

[overCLK]

Te estás haciendo un experto en este equipo. Coincido con tu análisis.
Has comprobado la salida de los registros status e IO control?
Ánimo!

Muchas gracias dandare. De experto nada, y he matado muchas neuronas intentando por un lado leer estos esquemas que hay partes que apenas se ven y por otro intentando razonar como se van propagando las señales.

No he comprobado esos registros. En cuanto he encontrado esto ya no he seguido buscando, pero ahora ya los tengo localizados también , ¿qué crees que debería buscar ahí?

Mi idea es cambiar ese LS74 y ver qué sucede. De todos modos me dan que pensar esas señales de reloj tan feas, pero creo que es mejor ir intentando arreglar cosa a cosa, porque así me centro en intentar entender algo y no me disperso demasiado.

Por desgracia mañana es festivo en Santiago, así que hasta el miércoles no podré pasarme por la tienda (espero que tengan existencias). De hecho pensé que tenía unos 74HC74N de un montaje anterior y estuve revolviendo cajones un buen rato, pero luego encontré la factura y vi que solo había comprado uno. Casi mejor así, porque tampoco tengo existencias de zócalos DIP14, así que mejor voy a la tienda el miércoles y lo hago en condiciones.

Estaba pensando que creo que el 74HC74N es compatible, pero igual hay problemas porque los umbrales de la lógica no son los mismos, ¿no?

[dandare]

Compra un HCT y te evitas posibles complicaciones.

Esos registros guardan los cuatro bits superiores del bus de direcciones de 18bits, por lo que mañean la memoria, en particular la de video.

[overCLK]

Compra un HCT y te evitas posibles complicaciones.

Esos registros guardan los cuatro bits superiores del bus de direcciones de 18bits, por lo que mañean la memoria, en particular la de video.

¿HCT es diferente de HC? Que lío.

Supongo que te refieres a los registros de mapeo de memoria (los que van mapeados en A0-A3). Los de Status (SR1 y SR2) y el de control (shared registers) controlan comandos y estado de teclado, disco, tarjetas de expansión y altavoz, ¿no?

En principio tienen pinta de funcionar, ya que el flip-flop que supongo defectuoso recibe habilitaciones en su entrada, debido a intentos de acceso a la memoria de video. Lo que pasa es que no las propaga hacia la salida, supongo que porque está defectuoso.