Va de Retro DRAM tester [v2.00]

[Rebobinando]

Voy con la lista de las comprobaciones que he hecho hasta ahora:

#	ID interno	Memoria	Iteraciones	Fallos	Passed/Failed
1	RWD4164#07	KM4164B-12	617	0	Passed
2	RWD4116#05	TMS4116-20NL	1753	0	Passed
3	RWD4116#03	TMS4116-20NL	2037	0	Passed
4	RWD4164#32	KM4164B-12	1240	0	Passed
5	RWD4164#41	KM4164B-12	460	0	Passed
6	RWD4164#21	KM4164B-12	10	10	Failed
7	RWD4164#23	KM4164B-12	608	0	Passed
8	RWD4164#34	KM4164B-12	545	0	Passed
9	RWD4164#33	KM4164B-12	432	0	Passed
10	RWD4464#01	TMS4464-10NL	10	10	Failed
11	RWD4464#02	TMS4464-10NL	450	0	Passed
12	RWD4464#03	TMS4464-10NL	10	10	Failed
13	RWD4464#04	TMS4464-10NL	335	0	Passed

Configuración del tester: PCB v1.05c / Nano 3.0 CH340G / fw 0.26a

¡De lujo! Las que se han detectado como malas, lo ha hecho desde la primera iteración

[cacharreo]

¡De lujo! Las que se han detectado como malas, lo ha hecho desde la primera iteración

Muchas gracias por los resultados. Estos últimos imagino que son con el firmware fw0.26a.

A propósito, ¿te gusta así con el edge rail? Seguro que lo sabes pero, por si acaso, se puede cortar fácilmente con la mano.

Creo que cuando queráis se podría pasar a tirada.

[cacharreo]

Estos son los pasos para cargar el bootloader y/o reparar un Nano (o un UNO) con el TL866IIplus (y otros programadores compatibles):

• Cargar XGpro
• Select IC -> ATmega328P @TQFP32
• Project -> Open Project -> ATmega328P@TQFP32Nano_Fast_Blink.mpj
• Set Interface -> ICSP port y aceptar el aviso
• Device -> Program (o el botón "Prog.")
• Conectar el Nano al conector ICSP (consultar las posibles configuraciones más abajo).
• Pulsar el botón "Program"

y listo. Cuando termine la programación y se habrá grabado la memoria flash, borrado la EEPROM, cargado el optiboot y, a modo de test de diagnóstico, el ejemplo Blink.ino que hace parpadear el LED L con una frecuencia de 10Hz.

Ejemplos de conexión entre el TL866IIplus y el Nano:

1. Utilizando el SPI-JTAG driver^(*) que protege el TL866IIplus si el dispositivo conectado tiene problemas eléctricos o si hay un fallo de conexión en los cables.

De arriba a abajo y de izquierda a derecha encontramos:

• Cable ISP-6 a ISP-6
• Nano CH340x
• SPI-JTAG driver
• TL866IIplus

2. Utilizando el SPI-JTAG driver^(*) y un adaptador múltiple ISP-UPDI^(*).

De arriba a abajo y de izquierda a derecha encontramos:

• Cable ISP-6 a ISP-6
• Nano CH340x
• Adaptador ISP-10 a ISP-6
• Cable ISP-10 a TL866IIplus-ICSP
• SPI-JTAG driver
• TL866IIplus

3. Utilizando el SPI-JTAG driver^(*) y un el cable ICSP del TL866IIplus

De arriba a abajo y de izquierda a derecha, encontramos:

• Cable ICSP-6 del TL866IIplus
• Nano CH340x
• SPI-JTAG driver
• TL866IIplus

El cable ICSP conecta al Nano de esta forma,

y al TL866IIplus de esta otra.

En este caso es recomendable revisar con atención y verificar al menos un par de veces las conexiones entre el Nano y el TL866IIplus hasta garantizar que siguen el esquema que muestra XGpro.

^(*) Opcional

[cacharreo]

Si tenéis éxito con vuestros programadores, se agradecerán los comentarios. Más que nada por saber que no falta nada importante en la explicación anterior.

[cacharreo]

Firmware fw0.26b

Binarios

• Firmware fw0.26b (83.8KiB)

Funcionamiento
- Logo
- Selección de chip (asegurarse de que el zócalo ZIF está vacío y no hay cables en J4)
- Información sobre el cableado de tensiones ("wiring") entre J3 y J4 (se debe fijar como se indica y, una vez hecho y verificado, colocar el chip en el zócalo ZIF)
- Hay dos modos dependiendo de si se pulsa el botón OK(✓) con:

• pulsación corta, test simple que al concluir muestra el resultado (una vez acaban las pruebas sobre la memoria se puede abandonar con el botón BACK(↲) o repetir el test pulsando el botón AGAIN (↺)),
• pulsación larga, test automático que repite una y otra vez las pruebas sobre la memoria y a través del puerto serie facilita la información sobre el número de tests pasados, fallidos, totales además de información detallada en caso de fallo del test (cada vez que acaban las pruebas se puede abandonar dejando pulsado el botón BACK(↲)).

- Tests completos (con 1, con 0, alterno 10, alterno 01, aleatorio) para todas las memorias candidatas.
- Test de pines (Pin test en el que el usuario puede utilizar J3 y un cable conectado a J2/GND (o al pin 20 del zócalo ZIF) para hacer conexiones a los pines 1-19 de J4 y comprobar su lectura en la pantalla, se acaba al pulsar simultáneamente UP(◀) y OK(✓))
- Autodiagnóstico (Self-test), diagnóstico de las conexiones (excepto en J4#9, 10 y 11) en el que solo es necesario seguir las indicaciones que el tester muestra en la esquina inferior izquierda y pulsar el botón OK(✓) para confirmar.

Cambios
- Corrección al leer la combo ABORT para salir del test de pines (error detectado por @Gomas48K).

Notas

• Esta versión no muestra la demo y no tiene test de botonera,...
• Para actualizar el firmware o ejecutar cualquiera de los tests siempre hay que tener la precaución de no tener cables en J4 y el zócalo ZIF sin chip (vacío) pues en caso contrario puede producirse un error de comunicación con el Nano.
• No existe aún una verificación de las tensiones en J4 por lo que es importante asegurarse de que el cableado de J3 a J4 es correcto antes de colocar el chip en el zócalo ZIF pues, de otro modo, podría dañarse la memoria.
• Las comunicaciones serie podrían verse alteradas con las memorias (modelos #1 y #2) que utilizan los pines #9 y #11 del ZIF que están compartidos respectivamente con TX y RX del puerto serie del Nano.

[llopis]

Me he estado leyendo el hilo y me parece un proyecto muy logrado y muy útil. Me gusta como está concentrado solamente en las memorias más frecuentes en ordenadores caseros. ¡Muy bien hecho!
¿Te quedará un kit sin soldar por ahí? Si eso me apunto a uno. Si no, quizás me lo monte yo más adelante, o sea que tampoco pasa nada.

[cacharreo]

Me he estado leyendo el hilo y me parece un proyecto muy logrado y muy útil. Me gusta como está concentrado solamente en las memorias más frecuentes en ordenadores caseros. ¡Muy bien hecho!
¿Te quedará un kit sin soldar por ahí? Si eso me apunto a uno. Si no, quizás me lo monte yo más adelante, o sea que tampoco pasa nada.

Muchas gracias. Aunque seguimos añadiendo mejoras al firmware, esta completado al 100% a la espera de que se inicie la tirada en la que, por cierto, te veo apuntado en la fila #6.

Los testers que estás viendo en las fotos son los de los beta-testers pero eso deberá cambiar pronto.

[llopis]

Ah toma ya! No me daba cuenta que era el mismo proyecto Pues quizás me tenga que esperar al año que viene, que solamente estaré unas semanas más por aquí. Pero bueno, cuando se pueda. La verdad es que tiene muy buena pinta.

[cacharreo]

Pues quizás me tenga que esperar al año que viene, que solamente estaré unas semanas más por aquí. Pero bueno, cuando se pueda. La verdad es que tiene muy buena pinta.

Supongo que, aunque no será tan sencillo, podrá enviarse al otro lado del charco.

[cacharreo]

Esta es una prueba con la KM4164B-15 @issalig#A del fw0.26c adaptado desde ya para la futura placa v2.00. Esta nueva placa tendrá la capacidad de controlar las tensiones desde el firmware y, respecto a la 1.06a aparte de la recolocación de los diferentes elementos, añade un integrado (U4) en DIP-8, un MOSFET, un par de resistencias de entre 2.2kΩ y 10kΩ y un condensador de 100nF, aumentando el coste en aproximadamente 1€ ó 2€.

En el siguiente vídeo se puede apreciar cómo el firmware fw0.26c gestiona el integrado en la breadboard que controla el LED que hay sobre el zócalo ZIF. La señal que controla el LED sería la que a través del MOSFET conmutaría JP5.


(click para ampliar)