Va de Retro (Satanás) -- Versión 3.3 SSL

Que maravilla.

Se me cae la baba...

Enviado desde mi ANE-LX1 mediante Tapatalk

BCH escribió: ↑17 Ago 2019, 17:00 Pongo una actualización para que veáis como vamos con este proyecto

Ya hace unos dias tenemos los prototipos nuevos:


Kyp ya ha comenzado a meterle mano a la placa :


Seguimos...

Pero esto que significa?, que ya va el modo 48k?, el 128k?, la ula+?, vamos hombre un poco más de info para ver en qué fase está el proyecto.

flopping escribió: ↑17 Ago 2019, 21:25 Pero esto que significa?, que ya va el modo 48k?, el 128k?, la ula+?, vamos hombre un poco más de info para ver en qué fase está el proyecto.

Es solo una prueba de que funciona la parte de generación de vídeo. Concretamente he cargado en la CPLD una implementación de ULA de 48K que lee la imagen de la ROM. No se está usando ni la CPU ni la RAM. Esta placa lleva un DAC de 9 bit como el del ZX-Uno y un chip amplificador para las señales RGB para mejorar la calidad de la imagen.

Le he adaptado el código de la ULA de 48K y no me ha funcionado, aun no se por qué, puede ser algún fallo en el código o algún mal contacto... tengo que hacer más pruebas. Lo iré comentando por aquí

Kyp escribió: ↑17 Ago 2019, 21:45

flopping escribió: ↑17 Ago 2019, 21:25 Pero esto que significa?, que ya va el modo 48k?, el 128k?, la ula+?, vamos hombre un poco más de info para ver en qué fase está el proyecto.

Es solo una prueba de que funciona la parte de generación de vídeo. Concretamente he cargado en la CPLD una implementación de ULA de 48K que lee la imagen de la ROM. No se está usando ni la CPU ni la RAM. Esta placa lleva un DAC de 9 bit como el del ZX-Uno y un chip amplificador para las señales RGB para mejorar la calidad de la imagen.

Le he adaptado el código de la ULA de 48K y no me ha funcionado, aun no se por qué, puede ser algún fallo en el código o algún mal contacto... tengo que hacer más pruebas. Lo iré comentando por aquí

Ok, ya me queda mas claro, es que uno ve que la placa esta sin rom, sin CPU y sin chip AY y me poneis una imagen de carga de un juego y no se dice nada mas, pues como que se queda uno con ganas de saber, por lo que entiendo de tu aclaracion, estas comprobando que la electronica esta correcta, chips bien soldados y que la funcionalidad es la adecuada, por lo menos la salida de video en RGB, pero que aun no has podido implementar una ULA funcional en la CPLD, ¿correcto?.

Bueno, pues poco a poco, estas cosas son de hacer muchas pruebas e ir con paciencia, sobre todo con tantas patillas y tan pequeñas, comprobar todas las soldaduras es un poco de trabajo, pero venga animo que la cosa pinta bastante bien, aun con esos pequeños problemas que seguro se iran solucionando, gracias por compatir y salu2.

flopping escribió: ↑17 Ago 2019, 22:07
Ok, ya me queda mas claro, es que uno ve que la placa esta sin rom, sin CPU y sin chip AY y me poneis una imagen de carga de un juego y no se dice nada mas, pues como que se queda uno con ganas de saber, por lo que entiendo de tu aclaracion, estas comprobando que la electronica esta correcta, chips bien soldados y que la funcionalidad es la adecuada, por lo menos la salida de video en RGB, pero que aun no has podido implementar una ULA funcional en la CPLD, ¿correcto?.

Si, perdón. Lo he puesto así rápido y he tenido que salir... Bueno, ya Kyp ha aclarado como va la cosa

Kyp escribió: ↑17 Ago 2019, 21:45
Le he adaptado el código de la ULA de 48K y no me ha funcionado, aun no se por qué, puede ser algún fallo en el código o algún mal contacto... tengo que hacer más pruebas. Lo iré comentando por aquí

Esperemos que solo sea una soldadura y no algo mal ruteado en la placa. En teoría el bus de datos y direcciones debería estar igual que en el prototipo anterior (con diferentes pines asignados en la CPLD, claro)...

flopping escribió: ↑17 Ago 2019, 22:07 Ok, ya me queda mas claro, es que uno ve que la placa esta sin rom, sin CPU y sin chip AY y me poneis una imagen de carga de un juego y no se dice nada mas, pues como que se queda uno con ganas de saber, por lo que entiendo de tu aclaracion, estas comprobando que la electronica esta correcta, chips bien soldados y que la funcionalidad es la adecuada, por lo menos la salida de video en RGB, pero que aun no has podido implementar una ULA funcional en la CPLD, ¿correcto?.

Correcto. Le he metido la implementación de la ULA del prototipo anterior, cambiando la asignación de pines, y no funciona. Seguramente sea alguna cosa que se me ha pasado por alto ya que esta placa tiene asignadas más señales de la CPU que la anterior.

flopping escribió: ↑17 Ago 2019, 22:07 Bueno, pues poco a poco, estas cosas son de hacer muchas pruebas e ir con paciencia, sobre todo con tantas patillas y tan pequeñas, comprobar todas las soldaduras es un poco de trabajo, pero venga animo que la cosa pinta bastante bien, aun con esos pequeños problemas que seguro se iran solucionando, gracias por compatir y salu2.

Voy a hacer un diseño para la CPLD que me compruebe la RAM y así salgo de dudas. Tardo menos que en mirar una a una todas las patillas

Kyp escribió: ↑18 Ago 2019, 15:35 Seguramente sea alguna cosa que se me ha pasado por alto ya que esta placa tiene asignadas más señales de la CPU que la anterior.

Tienes razón! Se me había olvidado que hemos asignado mas señales; me quede con la idea de que estaba igual que en la placa anterior

Tenemos ya el clon funcionando! Después de unos momentos de pánico en los que pensé que había hecho algo mal en la placa, Kyp lo ha echado a andar!


Por el momento es solo un 48k pero ésta es la base para luego implementar un 128k y la ULA+. Habra que hacer al menos una version mas de la placa para corregir algunos errores y agregar un par de cosillas.

Anoche he hecho varias pruebas cargando demos y juegos desde un DivMMC y casi todo ha funcionado perfecto.

Agradecer a Kyp por el curro que se esta pegando con esto!

Mi prototipo también funciona bien. Ayer me daba problemas el DivIDE/MMC pero resulta que estaba probando con un Z80 reciclado que tenía la señal M1 rota
Ahora estoy luchando con el chip AY...