Va de Retro DRAM tester [v2.00]

[cacharreo]

Por un mal entendido (que es lo que yo veo bajo mi criterio),

También lo veo como malentendido. Aquí estamos todos en el mismo barco y en un proyecto conjunto como éste se trata de que cada uno aporte y ayude en aquello que buenamente pueda.

Al final, los mas baratos, son lo que mejor nos van para este proyecto... Curioso.

Quizás no sea los más baratos pero ciertamente son económicos y si sabemos que funcionan mejor no tomar riesgos. Aún así cada vez que veo de un nuevo fabricante añado unos pocos a los pedidos y tan pronto llegan los pruebo esperando que con suerte y para cuando acabemos tendremos más de un fabricante donde escoger.

Y siempre se pueden pintar de colorines, para evitar interacciones externas, aunque no lo veo necesario, la verdad.

Con pintura no capacitiva.

[cacharreo]

Para quien le puede interesar dejo este enlace al proyecto de las pantallas OLED 0.91" con fotografías mientras se soldaban las placas (en color blanco) y funcionando en el DRAM Tester M.G. Rev.4/2021.

[geloalex]

A ver si se reactiva el tema del tester...

[cacharreo]

Está activado pero a la espera de algunos resultados para saber que vamos todos a la par con la misma versión de placa y con un funcionamiento equivalente.

[WhatIsAMan]

Me gustan todas las iniciativas de este tipo. Por esto me gustaría indicarte un par de cosillas que tal vez no hayas considerado, para que puedas mejorar tu proyecto.

Hace mucho tiempo, en una galaxia muy, muy lejana dónde tenían 4116 pero aún no se las habían apañado para crear las 4164...

... alguna mente pensante en TI tuvo la genial idea de fabricar dos variantes de la 4116 con unos pines de más y cuyo pinout difería entre las dos nuevas para luego soldar los dos chips en piggyback en la propia fábrica de TI y venderlo como un chip de 32k... ese engendro fue llamado TMS4132. Aunque para ser sinceros, esa idea no había sido nueva. Antes ya lo habían hecho con otro monstruo de circo llamado TMS4108.

Eso signifaca que para esos tipos poco conocidos habría que implementar cuatro tests, dos por par y uno por chip (4108-Abajo, 4108-Arriba, 4132-Abajo, 4132-Arriba).

Tengo de ambos, y me ofrecí a probar para slabbi, así que no tengo problema si quisieras implementarlo de probarlo también para tí. Eso sí, actualmente tengo poca disponibilidad, así que seguramente tendrías que esperar.

Saludos

[cacharreo]

Me gustan todas las iniciativas de este tipo. Por esto me gustaría indicarte un par de cosillas que tal vez no hayas considerado, para que puedas mejorar tu proyecto.

Para situarnos, ahora mismo el proyecto está completo, la placa 1.06 será más que probablemente la definitiva, y el firmware está a un 97-98% solo a la espera de las pruebas de un par de beta-testers. Nunca ha habido prisa y, como en todo proyecto conjunto, avanzamos al ritmo que sea cómodo para todos. No obstante los tests están implementados para todas las memorias excepto para las más grandes pero, para que nos entendamos, es solo cuestión de parametrizar el modelo (añadir unas líneas a una tabla de constantes) porque el código del test es el mismo.

Hace mucho tiempo, en una galaxia muy, muy lejana dónde tenían 4116 pero aún no se las habían apañado para crear las 4164...
... alguna mente pensante en TI tuvo la genial idea de fabricar dos variantes de la 4116 con unos pines de más y cuyo pinout difería entre las dos nuevas para luego soldar los dos chips en piggyback en la propia fábrica de TI y venderlo como un chip de 32k... ese engendro fue llamado TMS4132. Aunque para ser sinceros, esa idea no había sido nueva. Antes ya lo habían hecho con otro monstruo de circo llamado TMS4108.
Eso signifaca que para esos tipos poco conocidos habría que implementar cuatro tests, dos por par y uno por chip (4108-Abajo, 4108-Arriba, 4132-Abajo, 4132-Arriba).
Tengo de ambos, y me ofrecí a probar para slabbi, así que no tengo problema si quisieras implementarlo de probarlo también para tí. Eso sí, actualmente tengo poca disponibilidad, así que seguramente tendrías que esperar.

Esto es más que interesante aunque dado que esos chips DRAM son raros, en la práctica tendrán una aplicación muy limitada puesto y, por lo que explicas, no creo que haya muchos usuarios con esos integrados a mano. De cualquier modo es un asunto a considerar y más adelante, cuando todas las memorias que teníamos como objetivo inicial estén cubiertas, posiblemente y si aún nos queda espacio en la memoria de programa (ahora mismo sobran casi 4kB), es fácil añadir nuevas referencias.

Muchas gracias.

[cacharreo]

Firmware fw0.24

Binarios

• Firmware (78.4KiB)

Funcionamiento
- Logo
- Selección de chip (asegurarse de que el zócalo ZIF está vacío y no hay cables en J4)
- Información sobre el cableado de tensiones ("wiring") entre J3 y J4 (se debe fijar como se indica y, una vez hecho y verificado, colocar el chip en el zócalo ZIF)
- Hay dos modos dependiendo de si se pulsa el botón OK(✓) con:

• pulsación corta, test simple que al concluir muestra el resultado (una vez acaban las pruebas sobre la memoria se puede abandonar con el botón BACK(↲) o repetir el test pulsando el botón AGAIN (↺)),
• pulsación larga, test automático que repite una y otra vez las pruebas sobre la memoria y a través del puerto serie facilita la información sobre el número de tests pasados, fallidos, totales además de información detallada en caso de fallo del test (cada vez que acaban las pruebas se puede abandonar dejando pulsado el botón BACK(↲)).

- Tests para memorias 4116, 41256, 4164, 4532-L, 4532-H y 4864 rellenando con 1s y con 0s.
- Test de pines (Pin test en el que el usuario puede utilizar J3 y un cable conectado a J2/GND (o al pin 20 del zócalo ZIF) para hacer conexiones a los pines 1-19 de J4 y comprobar su lectura en la pantalla, se acaba al pulsar simultáneamente UP(◀) y OK(✓))
- Autodiagnóstico (Self-test), diagnóstico de las conexiones (excepto en J4#9, 10 y 11) en el que solo es necesario seguir las indicaciones que el tester muestra en la esquina inferior izquierda y pulsar el botón OK(✓) para confirmar.

Notas

• Esta versión no muestra la demo y no tiene test de botonera,...
• Para actualizar el firmware o ejecutar cualquiera de los tests siempre hay que tener la precaución de no tener cables en J4 y el zócalo ZIF sin chip (vacío) pues en caso contrario puede producirse un error de comunicación con el Nano.
• No existe aún una verificación de las tensiones en J4 por lo que es importante asegurarse de que el cableado de J3 a J4 es correcto antes de colocar el chip en el zócalo ZIF pues, de otro modo, podría dañarse la memoria.

[cacharreo]

Las novedades de esta nueva versión son:
- haciendo más cosas, pesa menos por lo que ganamos espacio en la memoria de programa, (*)
- los cálculos en general se han optimizado para que sean mucho más rápidos durante la ejecución del test,
- realiza los tests de relleno con 0 y 1 sobre todas las memorias DRAM de 1bit de nuestra tabla de candidatas,
- la ejecución de los tests ha sido contratastada contra las hojas de datos usando el analizador lógico.

Por comodidad o rapidez para las pruebas siguen desactivados:
- los tests sobre memorias DRAM de 4bits,
- los tres tests lentos (alterno 10, alterno 01 y aleatorio),
- la comprobación de tensiones en el menú y en la pantalla de cableado,
- el test del decodificador de direcciones,
- el soporte para pantallas SSD1306 (0.96"),
- el almacenamiento en la EEPROM de la última opción/chip seleccionada en el menú.

(*) más que relevante teniendo en cuenta que en el firmware, para aumentar la velocidad de ejecución del test, la mayoría de los ciclos están desenrollados y todas las rutinas de escritura/lectura son "en línea", o dicho de otro modo, desde el principio estamos apostando por la velocidad a costa de "desperdiciar" mucho espacio de la memoria de programa pero aún así tenemos libre casi 4kB de los 32kB originales.

[WhatIsAMan]

Pregunta estúpida: en caso de extender funcionalidades más adelante, ¿teneis en el plan montar una api?

[cacharreo]

Pregunta estúpida: en caso de extender funcionalidades más adelante, ¿teneis en el plan montar una api?

De momento no está en los planes.