Va de Retro DRAM tester [v2.00]

[geloalex]

En cuanto llegue de currar modifico y hago test...

[cacharreo]

En cuanto llegue de currar modifico y hago test...

Muy bien, de momento también lo tiene hecho @Gomas48K funcionando con Nanos con FT232RL, con CH340x, con ATMega328P y con ATMega328PB.

Si habéis descargado el fw0.15 de forma temprana, por favor repetid la operación porque hay algunos cambios en la demo. No son sustanciales pero el hecho es que el firmware ha cambiado (última actualización a las 20:45h).

Al margen de esto, la 4164 @Gomas48K#10 se ha visto afectada durante las pruebas. Esta mañana sin ningún motivo hacía algo extraño, no pasaba los tests (ni en el M.G. ni en el RCT Pro ni en el nuestro) y el consumo del tester VdR superaba ampliamente los 29-35mA que suele tener para quedarse siempre por encima de 160mA. Lo más interesante de este caso es que a veces no lo hace, es decir, se pone en el zócalo ZIF, se ve que el consumo se queda en los 28-29mA y entonces sí que pasa los tests. Siempre nos quedará @Gomas48K#9.

[cacharreo]

Estos son los valores de resistencia redondeados leídos en nuestro tester entre cada pin del zócalo ZIF y su correspondiente fusible (en el nodo fusible-zener).

PPTC	R (Ω)
F01	-
F02	31
F03	29
F04	38
F05	33
F06	34
F07	31
F08	-
F09	23
F10	42
F11	32
F12	35
F13	31
F14	37
F15	47
F16	32
F17	29
F18	31
F19	29

Parecen muy dispares pero ¿son correctos? El fabricante no muestra en la hoja de datos los valores mínimos y máximos para esta referencia pero si nos guiamos por la primera de la tabla superior (0.1A) R_min ~ 1.5Ω y R_max ~ 75Ω por lo que podemos decir que están dentro de las especificaciones.

También hemos notado que en los diferentes Arduino Nano que manejamos es sensiblemente diferente la tensión medida entre los pines GND (29) y 5V (27) en el microcontrolador sin conectar al prototipo:

Descripción	V	I	Sensibilidad ⁽¹⁾	Especificidad ⁽²⁾
Arduino Nano ATMega328PU-KR FT232RL	4.573V	32mA	100%	100%
Arduino Nano ATMega328PU-KR FT232RL "USA 2009"	4.576V	32mA	100%	100%
Arduino Nano ATMega328PU-KR CH340C borrado	4.934V	29-32mA ⁽³⁾	99.44%	98.5%

la última columna muestra la corriente promedio durante la ejecución del test de memorias.

Ahí quedan estos datos por si a alguien le sirven para verificar las modificaciones o diagnosticar algún problema.

¿se pueden verificar las memorias 4116 con el test actual?

Tenemos 10 memorias diferentes, al modelizarlas nos quedaron 3 tipos que llamamos modelo #0, #1 y #2 como se ven en la tabla algunos mensajes atrás. Cada modelo tiene un representante canónico (41256, 41464 y 44256, la de mayor tamaño) y todas las memorias de un modelo dado son "pin compatibles".

El código del test según el chip va a comprobar un número fijo de direcciones de memoria. El modelo de memoria #0 incluye las 4116, 41256, 4164, xx32 y 4864 por lo que aunque el test sea específico de las 4164 funcionará bien con las 4164 y 4864. Con las 4116 (con el wiring apropiado) y las xx32 funcionará pero dará varias "pasadas" innecesarias (3 de más para la 4116, 1 de más para las xx32) porque cuando se le acaba el espacio de direcciones vuelve a comenzar desde el principio. Por el contrario, con las 41256 funcionará parcialmente porque dejará sin comprobar el 75% superior de la memoria.

⁽¹⁾ Sobre un total de 400 tests consecutivos con la misma memoria 4164 sabiendo que no debe pasarlos. El tiempo promedio de cada test es de 3.2s.
⁽²⁾ Sobre un total de 400 tests consecutivos con la misma memoria 4164 sabiendo que debe pasarlos. El tiempo promedio de cada test es de 10.9s.
⁽³⁾ El consumo medido en la fuente de laboratorio pasa de 27-29mA a 32mA en el momento del test de 0s.

[cacharreo]

Firmware fw0.16

Binarios

• Firmware (75.7KiB)

Demo
- Logo
Fase 1
- Selección de chip
- Cancelación en la pantalla de "wiring"
- Selección de chip
- Test de memoria fallido
- Selección de chip
- Test de memoria correcto
- Repetición del test
- Muestra todas las memorias
Fase 2
- Test de pines (el usuario puede utilizar J3 y un cable conectado a J2/GND (o al pin 20 del zócalo ZIF) para hacer conexiones a los pines 1-19 de J4 y ver su lectura en la pantalla, se acaba al pulsar simultáneamente UP(◀) y OK(✓))
Fase 3
- Test de botonera (el usuario puede moverse por el menú pulsando UP(◀),DOWN(▶),BACK(⌂),OK(✓) y finalizar este test pulsando simultáneamente UP(◀) y OK(✓))
Fase 4
- Test de memorias 4164 rellenando con 1s y con 0s (antes de empezar, por ejemplo al final del test de pines, deben conectarse J3/+5V con J4/8; cuando termina, al pulsar cualquier botón se repite el test).
- Cada fase puede cancelarse y saltar directamente a la siguiente.

Nota
Para actualizar el firmware siempre hay que tener precaución de no tener cables en J4 y el zócalo ZIF sin chip (vacío), en caso contrario obtendréis un error de comunicación con el Nano.

[cacharreo]

Esta última versión fw0.16 tiene algunas mejoras pero la mayoría de las modificaciones están destinadas a la depuración y automatización de los tests:

1) Respuesta inmediata tras mostrar el resultado del test (parpardeando).
2) Con la memoria 4164 instalada en el zócalo ZIF el test no comienza si los +5V no están en su sitio.
3) Transmisión del resultado del test por el pin 11 del zócalo ZIF.
- El estado normal del pin 11 será alto,
- mientras realice un test estará bajo,
- justo al terminar volvera a estar alto, entonces
- 10ms. bajo,
- 10ms. resultado del test,
- 10ms. resultado del test invertido,
- vuelve a estado alto.

Es un protocolo improvisado pero suficiente para registrar los resultados de los test desde otro microcontrolador que se utilizaría para depurar. En la siguiente imagen se ve el resultado ofrecido en el analizador lógico desde 50ms. antes de concluir el test de una 4164 con éxito.



Además he soldado bajo el botón OK una tira de 2 pines macho acodados entre los pines SW y SE del pulsador para que el microcontrolador utilizado para depurar, pueda lanzar automáticamente los tests.

[cacharreo]

Firmware fw0.17

Binarios

• Firmware (79.4KiB)

Demo
- Logo
Fase 1
- Selección de chip
- Cancelación en la pantalla de "wiring"
- Selección de chip
- Test de memoria fallido
- Selección de chip
- Test de memoria correcto
- Repetición del test
- Muestra todas las memorias
Fase 2
- Test de pines (el usuario puede utilizar J3 y un cable conectado a J2/GND (o al pin 20 del zócalo ZIF) para hacer conexiones a los pines 1-19 de J4 y ver su lectura en la pantalla, se acaba al pulsar simultáneamente UP(◀) y OK(✓))
Fase 3
- Test de botonera (el usuario puede moverse por el menú pulsando UP(◀),DOWN(▶),BACK(⌂),OK(✓) y finalizar este test pulsando simultáneamente UP(◀) y OK(✓))
Fase 4
- Cada fase puede cancelarse y saltar directamente a la siguiente.
- Test de memorias 4164 rellenando con 1s y con 0s.
- Antes de empezar los tests de memorias deben conectarse J3/+5V con J4/8.
- Tiene dos modos dependiendo de si se inicia con:

• pulsación corta, test individual de memorias 4164 que al concluir muestra el resultado y al pulsar cualquier botón repite el test,
• pulsación larga, test automático que repite una y otra vez el test y a través del puerto serie facilita la información sobre el número de tests pasados, fallidos y totales.

Nota
Para actualizar el firmware siempre hay que tener precaución de no tener cables en J4 y el zócalo ZIF sin chip (vacío) pues en caso contrario puede producirse un error de comunicación con el Nano.

[cacharreo]

Esta última versión fw0.17 tiene nuevas modificaciones para la depuración y automatización de los tests sin necesidad de un microcontrolador adicional.

1) Permite cancelar la espera del logo al pulsar cualquier botón.
2) Al concluir el test de pines muestra "Press any key to start test" y espera a que se pulse el botón.
- Si la pulsación es corta (< 1.5s) hace un test para 4164 como siempre,
- si la pulsación es larga inicia un ciclo sin fin de tests para 4164.
- Para cambiar de modo de test hay que pulsar el botón RESET en el Nano.
3) El resumen de actividad puede ser visualizado por el puerto serie en este formato "0x00 Test:R PPPP/FFFFF/TTTT" donde R es el resultado del test (0=failed 1=passed), PPPP el número de tests exitosos, FFFF el número de tests fallidos y TTTT el número total de tests (pasados + fallidos).

[duca750]

Por fin tenemos las modificaciones de las que llevamos días hablando. En los mensajes anteriores están los cambios a realizar en la placa y el firmware fw0.15 idéntico al anterior pero adaptado a dichos cambios.
...

Correctos los test de teclas con las cambios y firm 0.17
Con los pines del ZIF no queda nunca el 0 "fijo" salvo en el pin 10 a gnd

[duca750]

Olvide mencionar que tampoco los "1" cuando la prueba es con +5V

Tampoco tengo muy claro dónde ver dichos 1, si es en el mismo sitio que los 0 o son las líneas de arriba.

[cacharreo]

Tampoco tengo muy claro dónde ver dichos 1, si es en el mismo sitio que los 0 o son las líneas de arriba.

Puedes leer el mensaje sobre la interpretación del test de pines ¿Se entiende mejor así?