Es exactamente la misma idea del esquema que he puesto en mi mensaje anterior pero, como decía, hay que asegurarse de que no exista conflicto con señales en la placa del CPC+. En tal caso habría que sincronizar los valores en A17 y A18 para que estuvieran presentes solo cuando la señal /CE del chip esté a un nivel lógico bajo. Algo así,duca750 escribió: ↑27 May 2023, 19:44Lo hizo un compañero el esquema creo por un grupo de Telegram. He probado variando un poco los valores de las resistencias sin ningún resultado. El tema es que estoy usando una PCB diseñada para un solo ROM, no sé si tal vez es que debiese realizar algún corte en alguna pista o empalme. Pero pienso que es que creo mal la imagen.
que solo requiere un integrado adicional aunque como digo, hay que revisar la placa o el esquema del CPC+ porque puede que no sea necesario. Si el cartucho no utiliza A17 y A18 para otra cosa lo más fácil es aislar (cortar) estas señales y usar el esquema del anterior mensaje.