Va de Retro DRAM tester [v2.00]

[Gomas48K]

Veo que hay movimiento por aquí!

Descargado el nuevo firmware, quitaré el polvo al DRAM Tester y a ver que tal se porta.

[cacharreo]

Pregunta estúpida: en caso de extender funcionalidades más adelante, ¿teneis en el plan montar una api?

Por recordar lo dicho hace tiempo por si fuera útil. El tester ahora mismo no deja ningún pin libre para las comunicaciones que requeriría una API. Las posibles soluciones a estos problema que barajamos son:
- que la API se comunique por el puerto serie antes del test, algo problemático porque implica la capacidad de conectar/desconectarse de los pines para evitar interferencias,
- que la API se comunique con el microcontrolador por I2C,
y ambas requieren posiblemente hardware específico (externo).

Descargado el nuevo firmware, quitaré el polvo al DRAM Tester y a ver que tal se porta.

Esperemos que cumpla.

[cacharreo]

Eso signifaca que para esos tipos poco conocidos habría que implementar cuatro tests, dos por par y uno por chip (4108-Abajo, 4108-Arriba, 4132-Abajo, 4132-Arriba)

Estuve mirando estas dos nuevas DRAM. Con la 4108 no hay problema porque su modelo (en la nomenclatura propia de nuestro firmware) coincide pin por pin con el de la 4116, es decir, el modelo #0 cuyo representante canónico es la 41256. El test seguiría dicho modelo (de pines) y, para su ejecución, una variante similar al utilizado para los dos tipos de 4532 salvo que deja fijo a V_IL ó V_IH según el tipo, A0 en lugar de A7. Las novedades son que se requieren modificaciones tanto en la estructura de los descriptores de las memorias como en la lógica a la hora de mostrar la dirección en la que se produzca un error.

Las 4132, que son raras como ellas solas aunque similares también a las 4116, no se podrían apañar porque como tienen dos señales /RAS y /CAS independientes que haría necesario añadir dos nuevos modelos (#3 y #4) y no tenemos memoria libre, y aparte ambos modelos tendrían la línea de +12VDC en el pin #9 en vez del pin #8, simplemente no es posible aunque en cambio el test sería idéntico al de las 4116.

A su vez estos cambios añadirían cuatro nuevas columnas a la tabla de asignación de pines.

[WhatIsAMan]

Es que estamos lidiando con un System/23 y me encontré con estas sorpresillas... entre otras esta.

[cacharreo]

Es que estamos lidiando con un System/23 y me encontré con estas sorpresillas... entre otras esta.

¿Algo que implique el uso de las memorias a nivel de hardware?

[WhatIsAMan]

¿Algo que implique el uso de las memorias a nivel de hardware?

Más bien por el esfuerzo de IBM para ocultar. Todos los integrados de la placa están remarcados. Por ese motivo cuando la gente habla de la memoria del 23 no sabe qué es y como la ven en piggyback asumen que es por temas de fiabilidad de los integrados.

Respecto a otras memorias, recuerdo una dinámica de intel de 8kx8, pero no creo que se pueda comprobar en vuestro aparato (el encapsulado es ancho).

[cacharreo]

Más bien por el esfuerzo de IBM para ocultar. Todos los integrados de la placa están remarcados. Por ese motivo cuando la gente habla de la memoria del 23 no sabe qué es y como la ven en piggyback asumen que es por temas de fiabilidad de los integrados.

Compartiendo pines de datos y direcciones la mejora en piggyback es muy relativa. Por otro lado, los manuales de servicio originales son un chiste, la sección de mantenimiento se reduce a revisar y/o cambiar fusibles, revisar las conexiones de los conectores placa-a-placa,...

Estoy dándole vueltas al tema y pienso que para las pruebas iniciales del tester con las 4108 se podría utilizar una 4116 sin más, pero para los tests de las 4132 habría que usar una placa de prototipo o bien diseñar una placa ad-hoc para lo que se me ocurren dos opciones, con dos 4116 o con solo una 4164. La primera opción tiene la ventaja de que siempre será compatible con el tester, dado que en breve el firmware sí tendrá habilitada por defecto la comprobación sobre los pines de alimentación; la segunda opción ofrece la ventaja de que con su reducido tamaño podría utilizarse para sustituir una 4132 averiada.

Respecto a otras memorias, recuerdo una dinámica de intel de 8kx8, pero no creo que se pueda comprobar en vuestro aparato (el encapsulado es ancho).

En efecto, tal como está ahora el tester solo trabaja con integrados con una asignación muy específica de pines y de una anchura máxima de 7.62mm.

[cacharreo]

Firmware fw0.25cβ

Binarios

• Firmware fw0.25cβ (77.2KiB)

Funcionamiento
- Logo
- Selección de chip (asegurarse de que el zócalo ZIF está vacío y no hay cables en J4)
- Información sobre el cableado de tensiones ("wiring") entre J3 y J4 (se debe fijar como se indica y, una vez hecho y verificado, colocar el chip en el zócalo ZIF)
- Hay dos modos dependiendo de si se pulsa el botón OK(✓) con:

• pulsación corta, test simple que al concluir muestra el resultado (una vez acaban las pruebas sobre la memoria se puede abandonar con el botón BACK(↲) o repetir el test pulsando el botón AGAIN (↺)),
• pulsación larga, test automático que repite una y otra vez las pruebas sobre la memoria y a través del puerto serie facilita la información sobre el número de tests pasados, fallidos, totales además de información detallada en caso de fallo del test (cada vez que acaban las pruebas se puede abandonar dejando pulsado el botón BACK(↲)).

- Tests completos (111, 000, 101, 010, aleatorio) para memorias 4116, 41256, 4164, 4532-L, 4532-H y 4864.
- Test de pines (Pin test en el que el usuario puede utilizar J3 y un cable conectado a J2/GND (o al pin 20 del zócalo ZIF) para hacer conexiones a los pines 1-19 de J4 y comprobar su lectura en la pantalla, se acaba al pulsar simultáneamente UP(◀) y OK(✓))
- Autodiagnóstico (Self-test), diagnóstico de las conexiones (excepto en J4#9, 10 y 11) en el que solo es necesario seguir las indicaciones que el tester muestra en la esquina inferior izquierda y pulsar el botón OK(✓) para confirmar.

Notas

• Esta versión no muestra la demo y no tiene test de botonera,...
• Para actualizar el firmware o ejecutar cualquiera de los tests siempre hay que tener la precaución de no tener cables en J4 y el zócalo ZIF sin chip (vacío) pues en caso contrario puede producirse un error de comunicación con el Nano.
• No existe aún una verificación de las tensiones en J4 por lo que es importante asegurarse de que el cableado de J3 a J4 es correcto antes de colocar el chip en el zócalo ZIF pues, de otro modo, podría dañarse la memoria.

[cacharreo]

Las novedades de estas nuevas versiones (experimentales) son:

fw0.25cβ
- se desactivan los pull-ups en las entradas porque en la práctica causan errores de lectura siendo más acusados en las DRAM de mayor capacidad,
- este firmware es temporal, "no oficial" y queda sujeto a cambios en cualquier momento o, en última instancia, ser completamente sustuido por una versión 0.25c,
fw0.25b
- se mueve la tabla de descriptores de DRAM a la memoria del programa, esto corrige el error de los pixels/basura visibles en la esquina inferior derecha del test de pines y del autodiagnóstico,
- reajuste de la temporización de la señal D para las DRAM de 1bit,
- se activan los pull-ups en las entradas con el fin de evitar ruido de conmutación de los pines desconectados (experimental),
fw0.25a
- haciendo más cosas, pesa menos por lo que ganamos espacio en la memoria de programa,
- se ha acelerado el test recortando los tiempos entre operaciones (el criterio ha sido sincronizar el dato con la señal de escritura, /W),
- realiza todos los tests sobre todas las memorias DRAM de 1bit de nuestra tabla de candidatas,
- primera versión que abandona la estrategia de refrescar la memoria para pasar a la de escribir un dato y verificarlo a continuación,
- nueva semilla para la generación de números aleatorios,
- la ejecución de los tests ha sido contratastada contra las hojas de datos usando el analizador lógico,
- corrección de un error muy poco frecuente en un pin del bus de direcciones cuya señal se retrasaba sin motivo entre unos 9 y 84µs respecto a /RAS o /CAS.

Por comodidad o rapidez para las pruebas siguen desactivados:
- los tests sobre memorias DRAM de 4bits,
- la comprobación de tensiones en el menú y en la pantalla de cableado,
- el test del decodificador de direcciones,
- el soporte para pantallas SSD1306 (0.96"),
- el almacenamiento en la EEPROM de la última opción/chip seleccionada en el menú.

[cacharreo]

Vídeo de los tests con el firmware fw0.25a con una 4164 (@Gomas48K#12) pasando el test de las 4116, que es más rápido porque solo comprueba la primera cuarta parte de la 4164, primero en modo simple (una única tanda de tests) y después en modo continuo (bucle).

Tester @cacharreo pcb 1.06 Nano v3.2f FT232RL fw0.25a 4164 @Gomas48K#12