Va de Retro (Satanás) -- Versión 3.3 SSL

Si, sería lo ideal pero no es posible porque el speccy lee en 8 direcciones de memoria y me hacen falta ocho registros triestado...si hubiesen registros de 5 o 6 bits igual se ahorraba algo pero serían integrados de 14 patas en lugar de 16 o algo así, vamos que no se ahorra nada.
Integrados compré a ciegas bolsas de saldo en una liquidación de una tienda de componentes y tengo unos 140 o así... Es decir, en mi caso seria muy viable el montaje por tener un capazo

Enviado ende mi parato usando catacrak

A ver la matriz del teclado son de 8 filas por 5 columnas. Lo que yo digo es en vez de tener 8 registros de los que aprovechamos 5 bits de cada uno, mejor tener 5 registros de 8 bits cada uno.

Si, si eso está claro.
Pero el zx lee 8 registros no lee 5. Si no se cambia la rutina de lectura de teclado hacen falta ocho registros de lectura paralela.

Anbiao ende mi parato usando catacrak

Según entiendo lo que tú quieres hacer es un AND cableado de cada uno de los 5 bits (columnas) en los ocho registros (filas), poniendo a enable los registros si se ha direccionado el puerto y dependiendo de los 8 bits altos del bus de direcciones. Es decir, el bus de direcciones es $7EFE, se activan sólo el primer y el octavo registro enviando un and cableado (por el triestado) de cada uno de las 5 columnas.

Lo que yo digo es agrupar de la forma que te he dicho antes y hacer el OR cableado en cada salida con su fila correspondiente. Esto requiere 40 diodos, pero te ahorra 3 integrados. Siempre que haya lectura del puerto $FE se activan los cinco registros, lo único que los diodos anulan las salidas dependiendo de qué filas estén seleccionadas. En cada registro se hace el AND cableado de los 8 bits y se envía a la columna correspondiente al bit de datos (de D0 a D4).

Los registros son triestado por el lado paralelo, así que basta con activas la salida con la misma señal que activa el teclado o en su defecto con Ax y la señal de lectura de port cuando se activa la columna 1 del teclado se lee el registro 1 y así sucesivamente. "Solo" hacen falta los registros. Prefiero tres integrados a cuarenta diodos.
De lo que no me acuerdo es si los registros tienen un latch, yo diría que si. Si lo tienen no hay conflicto posible; hasta que no se acaben de rellenar los registros no se actualizan los latch. Si no lo tienen puede que el zx lea a mitad de carga y salga cualquier cosa. Me suena que si que tienen latch.

Anbiao ende mi parato usando catacrak

Yo también creo que tienen latch, pero da igual, como el microcontrolador lo programas tú siempre puedes actualizar los 8 registros justo después de que el Z80 los haya utilizado en una lectura del puerto $FE. Es muy improbable que haya otra lectura de puerto inmediatamente.

Si, pero eso ya es pensar y trabajar. La idea de este engendro era cambiar hardware por vaguería para programar, sincronizar...

Anbiao ende mi parato usando catacrak

Interesante proyecto, esto va a venir muy bien para clon Harlequín

La única dificultad sería grabar la CPLD que no tengo con que programarla

Sinclair escribió:Interesante proyecto, esto va a venir muy bien para clon Harlequín

La única dificultad sería grabar la CPLD que no tengo con que programarla

Se graba con el mismo cable USB de Xilinx que uso para programar el ZX-Uno, para ello hay que añadirle un conector JTAG al diseño que es el único cambio que he hecho. Todavía no he terminado el montaje, ya he hecho todas las pistas, me faltan sólo los puentes que van por la cara de soldaduras, que es también la parte más delicada.

La verdad es que mola un montón como te ha quedado esa placa de prototipos. Ya tengo ganas de ver el resultado final.