Va de Retro (Satanás) -- Versión 3.3 SSL

Parece que ya falta poco, estáis haciendo un gran trabajo. Muchas gracias a los dos por ello, me arde el soldador.

Vaya notición!!! Espectacular

Kyp escribió: ↑12 Sep 2019, 18:57 Mi prototipo también funciona bien. Ayer me daba problemas el DivIDE/MMC pero resulta que estaba probando con un Z80 reciclado que tenía la señal M1 rota
Ahora estoy luchando con el chip AY...

Bravo!

Kyp escribió: ↑12 Sep 2019, 18:57 Mi prototipo también funciona bien. Ayer me daba problemas el DivIDE/MMC pero resulta que estaba probando con un Z80 reciclado que tenía la señal M1 rota
Ahora estoy luchando con el chip AY...

El chip AY está integrado en la fpga?, si es así, no sería más fácil poner uno físico?

Lleva un AY fisico, la lógica de control va en la CPLD

flopping escribió: ↑13 Sep 2019, 15:33

Kyp escribió: ↑12 Sep 2019, 18:57 Mi prototipo también funciona bien. Ayer me daba problemas el DivIDE/MMC pero resulta que estaba probando con un Z80 reciclado que tenía la señal M1 rota
Ahora estoy luchando con el chip AY...

El chip AY está integrado en la fpga?, si es así, no sería más fácil poner uno físico?

Yo he estado intentando meterlo en una CPLD y no cabe ni en un XC95144XL ni en una XC95288XL, ya lo estuve hablando con Kyp que me facilitó alguna información, además de todas formas tendrías que poner un ADC.

wilco2009 escribió: ↑13 Sep 2019, 17:50

flopping escribió: ↑13 Sep 2019, 15:33

Kyp escribió: ↑12 Sep 2019, 18:57 Mi prototipo también funciona bien. Ayer me daba problemas el DivIDE/MMC pero resulta que estaba probando con un Z80 reciclado que tenía la señal M1 rota
Ahora estoy luchando con el chip AY...

El chip AY está integrado en la fpga?, si es así, no sería más fácil poner uno físico?

Yo he estado intentando meterlo en una CPLD y no cabe ni en un XC95144XL ni en una XC95288XL, ya lo estuve hablando con Kyp que me facilitó alguna información, además de todas formas tendrías que poner un ADC.

No, si yo lo que decía es de poner un AY físico, así da menos problemas, y luego como bien dices la capacidad no da para tanto, aunque aún se pueden encontrar chips AY algún día tendremos que tenerlo “sintetizado” para poder seguir disfrutando del sonido AY.

Un chip AY es mucho más complejo que la ULA, no cabe en la CPLD. Además, el chip real suena mucho mejor que el sintetizado

Kyp escribió: ↑13 Sep 2019, 20:04 Un chip AY es mucho más complejo que la ULA, no cabe en la CPLD. Además, el chip real suena mucho mejor que el sintetizado

O sea que meter ula(+), core Z80 y chip AY en una cpld como que no verdad?, o hay cpld’s bien “tochas” en las que podría caber?, aunque cuantas más celdas más cara, otra opción sería meter una cpld por chip, pero vamos si ya cuesta soldar una, como para soldar 3, jajajaja, pues nada, todo lo que no sean custom chip, a meter el original, y muy buen trabajo el que estáis haciendo por cierto.

Bueno, casi pero no exactamente.
Las FPGA son volatiles por definición, por lo que necesitan estar acompañadas de una flash SPI, por lo que el arranque no es totalmente instantaneo, necesitan cargar la configuración desde la flash SPI.