Va de Retro (Satanás) -- Versión 3.3 SSL

cacharreo escribió: ↑08 Oct 2022, 15:14 La placa 1.05c recoge todos los cambios por lo que sería compatible pin a pin con la 1.02f

OK, usaré ese esquema a ver si doy con el problema.

Popopo escribió: ↑08 Oct 2022, 19:21OK, usaré ese esquema a ver si doy con el problema.

Suerte y ojalá que des con él. Aunque sabes que mi recomendación es mantener la placa v1.02f porque aún puede haber problemas por corregir, acabo de actualizar la v1.05c con todo lo necesario incluyendo los gerbers por si alguien quiere hacérsela para tenerla de recuerdo (aunque no está probada y podría faltarle algo). Por mi parte voy a esperar a la siguiente para ensamblarla por completo.

Hola a todos,
Creo que he descubierto el misterio.
El error estaba en que no conecté H1, ni H8 a masa y VCC respectivamente.

He subido un vídeo con explicaciones de los resultados y algunas observaciones que igual, se podrían tener en cuenta o ignorar. Como no entiendo algunas cosas demasiado, pues las expongo.
Esta es mi tabla de resultados (en el vídeo la explico si hubiera alguna duda).
Y este es el enlace al vídeo: Exposición argumentada de dudas y sugerencias

¿Podría ya darla por buena y pasar a la siguiente fase?
Si fuera así, antes voy a trabajar un poco con Francisco aparte para actualizar y revisar juntos su placa. Ambos nos hemos quedado atrás por los mismos motivos.

cacharreo escribió: ↑13 Sep 2022, 16:11 Otra forma de saber que se tiene la última versión de la placa (1.02f) es mediante el test de pines que requiere tener el zócalo ZIF vacío, un cable DuPont rojo conectado a J3/2 (+5V) y un cable DuPont negro a J2/3 (GND). Los resultados al conectar cada pin de J4 a cada uno de estos cables DuPont deben ser los señalados en la tabla a continuación en la que las celdas subrayadas indican los valores por defecto:

J4	+5V	GND
1	D10=1	D10=0	...

Esta mensaje es una buena referencia para comprobar el circuito. ¿Podría añadirse a la lista de mensajes en las referencias del indice? Osea, en el primer mensaje, para tenerlo más a mano.
Está en la página 120

Gracias

Popopo escribió: ↑09 Oct 2022, 18:25Esta es mi tabla de resultados (en el vídeo la explico si hubiera alguna duda).

Entiendo que esta tabla muestra el estado de los pines antes de hacer la corrección en el módulo de los MOSFET.

Popopo escribió: ↑09 Oct 2022, 18:25Y este es el enlace al vídeo:

Creo que hay una pequeña confusión respecto a los pines digitales del Nano. Hay que asumir que su estado solo puede ser 0 ó 1 y dicho estado dependerá de la entrada que tengan en cada instante. Así, si un pin que está a 0 cambia a 1 al conectar su correspondiente pin en J4 a +5V, el cambio 0→1 está comprobado; si cuando el mismo pin de J4 se conecta a GND (a veces incluso cuando se desconecta) cambia a 0 el cambio de 1→0 también.

Popopo escribió: ↑09 Oct 2022, 18:25¿Podría ya darla por buena y pasar a la siguiente fase?

Enhorabuena por haber dado con el misterio. Solucionado esto, habría que comprobar qué tal van los tests con fw0.19 y las memorias 4164.

Popopo escribió: ↑09 Oct 2022, 18:38Esta mensaje es una buena referencia para comprobar el circuito. ¿Podría añadirse a la lista de mensajes en las referencias del indice? Osea, en el primer mensaje, para tenerlo más a mano.

Cierto, es mejor tener una referencia más a mano a las tablas para verificar el test de pines.

cacharreo escribió: ↑09 Oct 2022, 20:24 Entiendo que esta tabla muestra el estado de los pines antes de hacer la corrección en el módulo de los MOSFET.

La tabla muestra los resultados con todas las modificaciones hechas, hasta versión F.

Entonces ahora toca pillar una memoria 4116 OK y otra mal y probar con dicho firm 0.19 a ver que tal.
Pero veo que vosotros aplicáis ciclos. Veré que dicen las instrucciones de como realizar las pruebas.

Popopo escribió: ↑09 Oct 2022, 20:37La tabla muestra los resultados con todas las modificaciones hechas, hasta versión F.

Después de haber visto tu tabla y tu vídeo, para despejar dudas, ¿podrías hacer un vídeo en el que se observe la pantalla del tester mientras haces las conexiones a GND y VCC en J4?

De todos modos, ¿cómo debe interpretarse en tu tabla el valor de la celda D2?

Popopo escribió: ↑09 Oct 2022, 20:37Entonces ahora toca pillar una memoria 4116 OK y otra mal y probar con dicho firm 0.19 a ver que tal.

La fw0.19 solo sabe usar 4164. Con una que sepas que esté bien puedes utilizar el test en modo continuo y, monitorizando la salida por el puerto serie, realizar unos cuantos cientos de tests a ver si aparecen falsos negativos (y cuántos).

cacharreo escribió: ↑13 Sep 2022, 16:11

J4	+5V	GND
1	D10=1	D10=0
9	D01=1	D01=0
10	A6~=1023	A6=0

Una cosa que tengo distinta... el digito 01, según esta tabla, está en alto (1), pero por defecto a mi me sale como nivel bajo (0).
¿Es un error o es que tengo algo que resolver en la placa?

cacharreo escribió: ↑09 Oct 2022, 20:40 De todos modos, ¿cómo debe interpretarse en tu tabla el valor de la celda D2?

Según mi tabla, el valor de la celda D2, esta a 0 por defecto. Al conectar +5v al pin 3 de J4, el valor de D2 cambia a 1.

Voy a tratar de hacer el vídeo... a ver como me las arreglo con dos manos XD

Adjunto la pantalla por defecto del test, sin conectar nada a ningún punto de J4.

Popopo escribió: ↑09 Oct 2022, 21:02Una cosa que tengo distinta... el digito 01, según esta tabla, está en alto (1), pero por defecto a mi me sale como nivel bajo (0).

Antes de nada y por unificar la notación (aunque imago que ya está asumida),
- ZIF#N es el pin N del zócalo ZIF,
- J4#N es el pin N de J4,
- DNN es el pin digital NN del Nano (ó del ATMega328P).

El pin digital D1 (ó D01 ó TX) está conectado al pin ZIF#9 (ó J4#9) y sin ningún cable conectado el test de pines debería mostrar 1 al igual que los pines digitales D00 (J4#11) y D07 (J4#8).

En los Nano con CH340x los pines digitales D0 (RX) y D1 (TX) están por defecto a 1 porque ambos tienen un pull-up a +5V. En los que usan FT232RL es el estado por defecto.

El pin ZIF#8, J4#8 o el pin digital D7 -todos están conectados- está por defecto a 1 debido a la protección del MOSFET en H08.

Popopo escribió: ↑09 Oct 2022, 21:02¿Es un error o es que tengo algo que resolver en la placa?

No debería estar en nivel bajo y eso podría apuntar a que esté desconectado, así que asumiendo que sin cables conectados a J4 el estado de D01 es 0, ¿cambia a 1 cuando conectas J4#9 a +5V?

Tanto ese pin del Nano como el del ZIF están afectados por última de las modificaciones, la 1.02f.