Just Speccy 128 con SLAM ULA

[merlinkv]

Entiendo que mis conocimientos no son muy altos, pero estoy revisando el esquema y aunque puedo identificar la mayoría de componentes y sus funciones no soy capaz de identificar (como en otros esquemas), valga la redundancia, el puerto de expansión ....

[flopping]

Ahora no puedo ver el esquema, pero busca un rectangulo que tenga 28 señales en un lado y 28 en el otro, eso si es que esta en el esquema, que quiza no este puesto.

[dandare]

Hola, en algunos esquemas tienes el conector edge especificado en el rectángulo que dice flopping. En otros simplemente aparecen los pines (A10, B11... Por ejemplo) en las líneas de la señales presentes en el conector.

En éste, ni una cosa ni la otra (o se me ha colado algo )

[BCH]

El bus de expansion es el que esta marcado como U1 en el esquematico. Yo no veo ninguna diferencia con el bus de expasion de un 48K.

Me da la impresion de que este clon es basicamente una copia del 128K (toastrack) con un DivMMC integrado en la placa. De hecho lleva sus 16 chips de DRAM, el PCF1306, el chip HAL, etc. Lo que seguramente es diferente sera el circuito de video.

Lo interesante aqui es la ULA 128K en CPLD, que vendria bien para volver a la vida un par de placas que tengo por aqui...

[flopping]

Pues si, en realidad es un clon de un 128k y si le pones una ULA de un 128k funcionaría igual, como dices se ha limitado a copiar un 128k y meter algun complemento más y que quepa en una placa de un 48k, lo único es que como no sabemos como esta tmplementada esa ULA, igual hay señales que no son iguales en timmings o que no van al bus, aunque en principio deberian de ser compatibles todas las señales, pero sin tener mas informacion todo es expecular, lo raro es que cuando se vende un proyecto de este tipo, se suelen dar unas pequeñas indicaciones sobre compatibilidades y demas cosas, pero bueno, supongo que si se le pregunta al vendedor contestará a ciertas cosas y dará soporte técnico y/o logístico.

[dandare]

El bus de expansion es el que esta marcado como U1 en el esquematico. Yo no veo ninguna diferencia con el bus de expasion de un 48K.

Me da la impresion de que este clon es basicamente una copia del 128K (toastrack) con un DivMMC integrado en la placa. De hecho lleva sus 16 chips de DRAM, el PCF1306, el chip HAL, etc. Lo que seguramente es diferente sera el circuito de video.

Lo interesante aqui es la ULA 128K en CPLD, que vendria bien para volver a la vida un par de placas que tengo por aqui...

Pues definitivamente me paso por la óptica mañana a revisión

[merlinkv]

Creo que yo también me pasaré por el oculista .....

Vale, OK, es un copia del 128 con un DivMMC inegrado ... Pero por qué no me funciona ningún interfaz .... PlusDlite y clon del Betadisk .... y , sin embargo, estos interfaces me funcionan sin problemas en 48K v3B, 48K v4S, +2A, +2B, +3 y +3e ...

Algo no va como debiera .... y el equipo, salvo el bus, funciona todo de PM ... video, audio, teclado, joystick, cambio de ROM, reset, NMI, juegos, apps ....

[flopping]

No he visto el esquema, pero habría que ver si hay algún jumper o algo para habilitar cosas, la verdad es que es raro, ¿has probado otros interfaces que cambien la rom interna, transtape, ramjet, etc...?
También habría que ver que señales comparten ambos interfaces y ver por donde puede estar fallando el tema de la compatibilidad, ya que hay una señal que es la.del reloj, CLK que en los 128k no esta implementada en el bus y aunque no deberían de usarla esos interfaces, quiza si que la uaen ppr algun motivo y sea eso por lo que no te funcionan los interfaces, hay una solucion que es poner un cable.desde la.señal del reloj hasta el pin del bus que corresponda y asi puedes salir de.dudas, hay incluso tutoriales de.como hacerlo, no te costará nada y si no se usa no pasará nada y si se usa, ya lo tendras solucionado, pruebalo y nos cuentas.

[merlinkv]

OK

Voy a probar a ver que pasa.

Ya os contaré

[Kyp]

No creo que sea cosa de la señal CLK. Esa señal es la que llega al Z80 proveniente de la ULA, es decir, que es el reloj de 3.5 MHz pero congelada cuando se produce contienda en la memoria baja, vamos, que no es muy útil que digamos. Por ejemplo, al interfaz AY le vendría muy una señal de reloj de 3.5MHz si no fuera porque se para de vez en cuando y por eso lleva su propio oscilador de 3.5MHz. Y el DivIDE no la usa, eso seguro.

Yo también creo que es más un tema de incompatibilidad con el paginado de la ROM del DivMMC integrado. Mira a ver si se puede deshabilitar de alguna forma.