Va de Retro (Satanás) -- Versión 3.3 SSL
Retroinformática y consolas entre amigos sin complejos
Moderadores: cacharreo, Fundadores
Gracias Wilco2009, no sabía eso. ¿Impide la generación de la pantalla por parte de la ULA?wilco2009 escribió:Si quieres acceder por DMA a la memoria baja puedes forzar a uno la señal iorqge (o iorqula, con lo que bloqueará el acceso de la ula a la memoria baja.
Pero no te sirve para los +2A/+3
Hola Uto, no debe ser difícil, ya que funcionaria de manera independiente a lo demás. Me lo apunto, gracias.Uto escribió:Me pregunto si en el ZX Dandanator cabría un interfaz Kempston. Ya se que los hay con conector passthrough, o incluso puede que el Dandanator tenga pass-through al final, pero es todo tan "guay" cuando los dispositivos son todo en uno
Tienes razón, solo impide que la ULA no responda a las peticiones de IORQs. La memoria se sigue accediendo igualmente.dandare escribió:Gracias Wilco2009, no sabía eso. ¿Impide la generación de la pantalla por parte de la ULA?wilco2009 escribió:Si quieres acceder por DMA a la memoria baja puedes forzar a uno la señal iorqge (o iorqula, con lo que bloqueará el acceso de la ula a la memoria baja.
Pero no te sirve para los +2A/+3
Creía que sólo,impedía las peticiones IO del Z80 (va conectado a Ioreq y al A0), pero ya voy a dejarlo atontado con un busreq.
Básicamente me refiero a que uses el mismo procedimiento de la RAM baja para todo. Es decir, cuando se pulsa la NMI, se sustituyen los 16K de ROM por 8K de "programa" y 8K de "memoria de intercambio". El programa se encarga de transferir la RAM del Spectrum al PIC (o viceversa) y el PIC simplemente gestiona el acceso a la RAM extra y hace de interfaz con la tarjeta SD.dandare escribió:Hola Kyp, gracias por la idea. Me interesa que me cuentes más detalles.
Teniendo el PIC no merece la pena, ni el protocolo SPI ni el sistema de archivos FAT.dandare escribió:Te refieres a programar en el Z80 el protocolo de comunicación con la SD?
Pues se parece mucho a lo que estás haciendo. También divide la ROM en dos bloques de 8K. El primero es ROM (flash) y el segundo hasta 64 bancos de 8K RAM. También tiene la posibilidad de que todo sea RAM y no usar ROM (concretamente el tercer banco de RAM sustituye a la ROM cuando se activa el modo MAPRAM).dandare escribió:Ciertamente no he mirado como funciona el divide, entre otras cosas para no caer en la tentación de "copiar" cosas, no por no replicar, que es bueno si las cosas funcionan, si no porque hago esto para aprender y prefiero ir pegándome contra las paredes
Lo del refresco es un problema bastante complicado de resolver. Por eso pienso que es más sencillo traspasar los datos vía puerto IO y olvidarse de hacer DMA.dandare escribió: Es posible que acabe haciendo lo que me sugieres, tengo que ver cómo se comporta todo porque me preocupa especialmente el refresh de la DRAM (principalmente porqués un tema que he obviado pensando que ya me encargaré luego de el).
Tendrías que poner unos multiplexores para los buses o usar el truco del Spectrum y separarlos con unas resistenciasdandare escribió: Tal y como está diseñado ahora el sistema, el PIC no puede hablar con la SRAM mientras que el Z80 esté activo ya que comparten los mismos buses de datos, direcciones y control, por eso, si tengo que atontar al Z80, ya me da igual escribir en la DRAM alta que en la SRAM.
El del DivMMC no es libre. Lo único que conozco es el del FATware pero es solo para IDE.dandare escribió: ¿Sabes si el código Z80 del divmmc es libre? estaría interesante ver ese SW, sobre todo si está hecho directamente en ensamblador. Seguro que se aprende un montón, principalmente de la gestión FAT y, por curiosidad, cómo han implementado el SPI, que así de entrada se me ocurre que podría ser con SCK, SDO y CS mediante lineas de direcciones en puerto IO y SDI mediante el bus de datos.
Mi intención es ir. Y lo mismo digo, a mi también me encantará conocerte y charlar de estas cosasdandare escribió: De nuevo muchas gracias, si vas a RetroParla me encantará charlar un rato contigo y conocerte.
